大肉大捧一进一出好爽视色大师,丰满少妇被猛烈进入在线播放,欧美真人性野外做爰,黑人巨大vs日本人优在线

ITU-R BT.656定義了一個并行的硬件接口用來傳送一路4:2:2的YCbCr的數字視頻流。視頻流的分辨率為720×576像素的D1格式。我們需要發送的視頻數據源通常是經過MPEG2壓縮的，分辨率為352×288像素的CIF格式。在輸出到顯示終端前，處理器需要對CIF格式的圖像數據插值為D1(720×576像素)格式，然后再通過ITU-R BT.656并行的硬件接口輸出給視頻編碼器。在這種前提下，可以利用一個ITU-R BT.656的硬件接口傳輸4路不同的CIF格式的視頻數據流，然后在接收側通過FPGA(現場可編程門陣列)將4路視頻數據流分離、插值生成D1格式的數據輸出給視頻編碼器。通過該方式，可以克服某些視頻處理器輸出端口的限制，使視頻輸出端口擴展為原來的4倍。同時，由于使用FPGA進行插值運算，分擔了一部分視頻處理器的工作量。

1 硬件連接

圖1展示了一個BT.656并行硬件接口用來連接一個視頻處理器和視頻編碼器的情況。該硬件接口由8根數據信號和1根時鐘信號組成。

圖2所示是通過FPGA擴展4路視頻的連接方式。FPGA通過BT.656接口接收視頻處理器發出的數據信號，然后將4路視頻信號分離、插值后通過4路BT.656并行硬件接口輸出到4個視頻編碼器，實現視頻處理器一個視頻輸出端口同時輸出4路視頻信號。

2 數據結構

2.1 標準BT.656并行數據結構

BT.656并行接口除了傳輸4:2:2的YCbCr視頻數據流外，還有行、列同步所用的控制信號。如圖3所示，一幀圖像數據由一個625行、每行1 728字節的數據塊組成。其中，23～311行是偶數場視頻數據，336～624行是奇數場視頻數據，其余為垂直控制信號。

BT.656每行的數據結構如圖4所示。

圖4中，每行數據包含水平控制信號和YCbCr。視頻數據信號。視頻數據信號排列順序為Cb-Y-Cr-Y。每行開始的288字節為行控制信號，開始的4字節為EAV信號(有效視頻結束)，緊接著280個固定填充數據，最后是4字節的SAV信號(有效視頻起始)。

SAV和EAV信號有3字節的前導：FF、FF、00；最后1字節XY表示該行位于整個數據幀的位置及如何區分SAV、EAV。XY字節各比特位含義見圖5。

圖5中，最高位bit7為固定數據1；F=0表示偶數場，F=1表示奇數場；V=0表示該行為有效視頻數據，V=1表示該行沒有有效視頻數據；H=0表示為SAV信號，H=1表示為EAV信號；P3～P0為保護信號，由F、V、H信號計算生成；P3=V異或H；P2=F異或H；P1=F異或V；P0=F異或V異或H。

2.2 使用BT.656并行接口傳輸4路CIF格式視頻的數據結構

視頻處理器的輸出是靈活多變的，可以改變處理器的輸出數據結構來同時傳送4路252×288像素的視頻信號。BT.656并行接口傳輸的有效視頻數據流為720×586，正好可以分割為4個360×288像素的空間來傳輸4路352×288像素的視頻數據。多余的空間用固定數據“8010”進行填充。

修改后的數據結構如圖6所示。

原來存放第1場的數據的位置用來存放第1、第2路視頻數據；原來存放第2場的數據的位置用來存放第3、第4路視頻數據。

3 FPGA實現的功能

FPGA主要用來完成4路352×288像素視頻流的分離，以及將視頻流插值到標準BT.656接口所需的720×586像素的分辨率。同時，該FPGA還要重新生成SAV、EAV幀控制信號，結合插值后的4路視頻流產生新的符合BT.656結構的數據幀傳送給視頻編碼設備。其功能框圖如圖7所示。

首先，4路352×288像素的視頻流從BT.656結構的幀結構中分離出來，分別存儲到各自的存儲空間。然后，352×288像素的視頻流被讀取、插值為704×288像素，然后再填充為720×288像素的視頻流。在成幀的模塊中，產生BT.656的幀結構所需的SAV、EAV信號；將插值生成的720×288像素的數據作為偶數場的數據填入BT.656的幀結構中，奇數場的數據復制偶數場的數據。最后，將生成的BT.656標準視頻流發送給視頻編碼器輸出到顯示終端上。

3.1 存儲器選擇

由于需要同時存儲4路352×288的視頻流，需要的存儲空間為4路×288行×352×2字節(視頻流為4：2：2的YCbCr信號，一個點通過亮度信號和色差信號來表示，所以圖像的一個點實際占用2字節)。計算可得需要800 kB左右的空間。低成本的FPGA內部很難提供如此多的存儲空間，可以外掛一片1MB容量的SRAM用于存儲視頻數據。

BT.656接口定義的時鐘頻率為27 MHz。SRAM要能提供1路8 bit×27 MHz數據寫入，4路8bit×27 MHz讀出，總共1Gbit／s以上的數據帶寬�？梢赃x擇位寬為16 bit、工作時鐘頻率100 MHz、帶寬為1.6Gbit／s的SRAM。

3.2 插值算法

將352×288像素的原始視頻流變換為714×288像素的視頻流就需要進行插值。該插值運算是一維的，也就是說只需要加倍每行的點數而行數不變。插值運算前，應該先將Y、Cb、Cr信號分離，然后分別對Y、Cb、Cr信號進行插值。簡單的插值法有最近鄰域法和線性插值法等。最近鄰域法是插入點的值簡單復制鄰近點的值；線性插值法是插入點相鄰的兩個數據取算術平均值，得到插入值。應用更加復雜的插值算法可以改善圖像質量。在本文設計中，實現這兩種簡單的插值方法就已經滿足需求。

4 結束語

本文提出一種利用一個BT.656接口傳輸4路視頻流的方法。該方法利用FPGA接收4路CIF格式的視頻數據，然后分離、插值為4路D1格式視頻流后，重新生成BT.656的數據幀發送給視頻編碼芯片，從而實現視頻處理器的一個硬件接口傳輸4路視頻圖像。通過該方法可以克服視頻處理器芯片輸出端口的限制，增加了其擴展性。在實際測試和應用中，取得了滿意的效果。